|
请注意： PCM1704是不支持DSD播放，要在信号源转换到PCM才可以播放DSD。
价格：25200元
（包含中国大陆，港澳运费）
主板使用90/98MHz Accusilicon clocks:
自从2019年七月始发出的机器升级了变压器，温度更低，可长期开机。
点击下载USB驱动
Amanero
combo 384
HE-7 MK2 的特性：
1， 全分立件真正平衡电流传输设计。
运用最新设计的分立伺服稳压电源专门供电到数码电路，性能可媲美电池但又避免了电池供电声音干瘦的特性，且令本产品工作温度远低于旧有型号。时钟电路与模拟电路依然使用最佳声音搭配的纯A类稳压电源供电。（新升级）
2，
通过长时间聆听黑胶唱机系统，我们成功将模拟黑胶声音特性做到本产品中，通过按键去控制是否加入模拟功能。（新升级）
3， USB与HDMI输入均分别配备隔离器，及两组线性电源分别对隔离器前的USB 与HDMI
分离供电 ，杜绝信号源的干扰。
a, USB使用双向传输隔离器，既向FPGA处理器传输IIS信号，也接收FPGA处理器发送的
同步时钟信号，USB界面本身不再装备数据时钟，
使用同步时钟令信号传输更精准，令音质大幅度提升到优于上代HE7
加DI-20 （但不是DI-20HE）的音质效果。
b, HDMI配备独立隔离器提升了HDMI输入的音质。
4， 显示输入信号采样率功能。
5， 10MHz时钟输入接口，可以连接外部的时钟发生器
（默认50欧，可定制75欧）。
6，
整机数字电路全部由1片FPGA 与 3片CPLD可编程器件组成 ，使不同功能电路分离以隔绝干扰，应用传输速度最快的并行数据处理模式，且支持升级固件以提升音质效果。
FPGA数据处理模式为并行处理模式。
IIS信号是串行数据模式，每个数据都需要一个时钟周期，一帧左右声道数据需要64个时钟周期
，受到64个时钟周期稳定性的影响。
而并行模式只需要一个时钟就可以传输及处理左右声道的
各32位数据，大大提高了运行处理速度且更不受时钟稳定性的影响。
IIS输入数据(USB与HDMI-IIS）
一输入就立即被重组成两组32位并行数据。SPDIF信号解调后也通过两组24位并行数据方式送到下一级处理。
经对比聆听，并行处理模式可以令声音更清晰中性，动态更佳而更具模拟味。
7，
两个频率高达90 / 98MHz Accusilicon 时钟提供整机同步时钟，无需经过PLL升频即可应用于高码率音乐播放。
新构架的时钟管理设计，时钟工作更稳定
，透明度更高细节更丰富。
8，
所有数字模式设置均可在面板上完成 （无需打开机器）。
9，
机器后板安装有固件升级接口（升级固件无需打开机器）。
全模拟再生电源技术:
再生电源供电就象是在机器内置了一台私人专用的发电机。
它可以最大限度地滤除电源线上干扰，提供超级纯净的电源
供电到音频放大器，
还原出极低音染又极具模拟味的信号给音响系统及用户。
再生电源的设计中，120V / 220V的交流电源经过再生电源输入变压器，转换到直流电源，再经过甲类并联稳压电源供电到再生波形发生器及驱动器。
一组平衡的再生标准波形发生器产生出超低失真的50Hz波形，经过平衡的增益放大器及强大的
驱动级，以驱动三个再生电源输出变压器输出纯净而电压及频率稳定的电源，再由十三组甲类并联稳压电源对左右声道的
模拟音频放大器及不同处理功能的数字音频部分进行独立供电。
再生波形发生器及驱动器均经过甲类稳压电源供电，令其工作不受市电变化及干扰所影响。
甲类并联稳压器具有极高的输入阻抗以阻隔干扰，避免通过市电电源的干扰进入音频电路影响了音质，同时也避免了左右声音信号通过电源产生的串音以提高分离度。而输出阻抗低则具有极佳线性与速度，是极为优秀的电源稳压电路设计。
Audio-gd
在再生电源设计上的论点：
1,
通过对 AP SYS-2722的内部设计分析及实际测试对比，
纯模拟的再生标准波形发生器的失真比数字合成发生器低很多。
2, 数字驱动级可以有更高的电源转换效率，但完全模拟的驱动级则有更多的模拟味。
3, 400Hz再生波形频率有更高电源转换效率，50Hz再生波形频率比400Hz更远离人的听觉灵敏区，音质更醇厚自然。
PCM1704UK R-2R DAC 的优缺点:
优点 :
1, R-2R
不会将时钟信号转换到输出信号。
2, R-2R 不敏感于 jitter 但
Delta-Sigma 就相当敏感。
3,
R-2R的输出信号电平的精准度高于Delta-Sigma .
缺点 :
1, R2R
的谐波失真度可以做到相当低但还不能做到象ES9038
PRO (Delta-Sigma)那样的低谐波失真。
相当重要的FPGA/CPLD:
FPGA/CPLD是可编程的逻辑阵列器件。
现今，FPGA已应用在不少 Hi-End级别的DAC产品中，
象流行的ROCKNA WAVEDREAM DAC.
自2008年我们开始在DAC产品中使用FPGA设计。
本机由1片FPGA，3片CPLD
芯片组成整机数字电路。
FPGA内部的硬件布局，可以通过软件去设计与排布，并且硬件是可以通过软件更新进行升级。
当升级固件时，硬件就会同时得到升级。这样的设计具有相当高的灵活性，可以通过软件升级实现音质的提升，增加更多更新的功能，以及令产品永远不会落后于时代。
责任重大的FPGA/CPLD:
1，FPGA 内建高性能SPDIF解调器，而不采用市场上固化低性能的SPDIF解调芯片如
DIR9001, WM8805 and AK411X 等.
2，重组时钟及FIFO技术，输出数据可以精准同步到时钟上，拒绝jitter.
3，内建 2X, 4X
and 8X 数字滤波器，及不同算法NOS模式可供用户选择最贴合个人口味的音色。
4，通过独特设计模拟黑胶唱盘的音色。
全分立件输出级:
信号经过最后一级是模拟输出级，输出级对DAC的音质影响是决定性的。再优秀的数字电路设计，没有一个优秀的模拟输出级设计，音质也会变得极其普通。
模拟输出级直接连接在DA
7
模块后面，全部使用过孔式元件（非SMD）。
高速的CAST放大器担任信号的放大与处理，CAST放大器是没有负反馈的设计，且工作于电流信号模式，而不必象其他的设计一样，将信号反复在电流与电压间多次变换。
输出的缓冲器级是单端纯A类FET设计，且两组并联以实现更低的输出阻抗。
总而言之，输出级是工作于纯A类的状态，完全没有负反馈， 以可以重现纯净与逼真的声音信号。
DAC内建四个OPA运放担任直流伺服功能，这样DAC就无需耦合电容也可以正常工作，避免了电容产生的音染。
在DA
模块后的所有信号通道，没有使用任何开关元件以实现最真最纯的音质效果。
强大的电源设计:
使用4个总功率达 295 W 高性能R牛及超过7万UF的音频滤波电容保证供电的纯净度
。
10组全新设计的分立伺服稳压电源，7组超高速线性稳压电源对本产品数码电路进行分离供电。
7组分立件的甲类并联稳压电源分别对再生电源驱动器及模拟音频各部分分离进行供电。
全部电源都具有超高速及超低噪音的特性。
布局
:
DAC使用5MM厚的铝板去分隔开数字部分，左与右声道模拟部分及变压器部分，以避免它们之间的相互干扰。
左右声道的模拟部分使用对称布局分布于数字部分两侧，具有相同的信号线长度与距离，令音质更精准。
繁复的布局与安装工艺只因为了音质更清晰纯真，背景更宁静，音场更宽广。
|
概述
